Olivetti PCS 386SX

Intel 80386SX a 16 MHz sem estados de espera e com barramento de dados externo de 16 bits; Intel 80387SX a 16 MHz opcional.

1 MB de série, expansível até 8 MB na placa-mãe e 16 MB no sistema; o BIOS testa a memória de base e a memória estendida e guarda a configuração num CMOS de 128 bytes.

Paradise PVGA1A integrada com 256 KB; o firmware de vídeo OVC 1.06 está incorporado no conjunto de BIOS conhecido.

IDE/ATA integrado. As configurações comerciais utilizam duas unidades de 1,44 MB, ou uma unidade com disco rígido de 20, 40 ou 100 MB. O folheto não identifica modelos de disco específicos.

População física confirmada: conjunto de três chips Headland HT101SX + HT113 + GC102-PC. O BluMach modela-os como três dispositivos separados e já não reutiliza internamente o núcleo HT18/HT21.

A ficha técnica exata do HT101SX/HT113 não foi encontrada. A placa e duas famílias independentes de BIOS confirmam a interface de memória, shadow e EMS do 80386SX. O BluMach atribui ao HT113 o controlador de memória visível ao firmware, mantém o HT101SX como componente controlador do sistema e modela o GC102-PC como buffer de dados transparente; esta divisão é explícita e poderá ser substituída se documentação primária ou rastreios de hardware demonstrarem outra organização.

Tanto o BIOS Phoenix 1.14 do PCS 386SX como outro BIOS preservado para o HT101SX programam 1ECh–1EFh: dados do mapa EMS, índice de configuração, endereço do mapa EMS e dados de configuração. Nenhum acede à porta A20 rápida 92h, pelo que o chipset dedicado não a instala.

TI TL16C451FN: um UART compatível com o TL16C450 e uma interface de impressora Centronics bidirecional. O BluMach modela diretamente esta decomposição documentada e retira a aproximação PC87310, alheia à placa.

Western Digital WD37C65CJM, representado pelo núcleo FDC do BluMach, compatível com AT e do tipo uPD765, sob a identidade do componente real.

BIOS 1.14 com OVC 1.06 integrado.

O Extended Setup (F1–F10) guarda no CMOS o relógio, o disco rígido (12h), as unidades A e B (10h), o vídeo (14h/1Ch), a shadow RAM (nenhuma, BIOS, VGA ou ambas), a velocidade do teste de RAM, a repartição entre memória estendida e EMS, as frequências RAM/IO/coprocessador (16/8/16, 16/16/16 ou 8/8/8 MHz), a repetição do teclado, a palavra-passe e o idioma do teclado. Verificado no BluMach: a frequência é conservada e o modo 8/8/8 reduz de forma aproximada a velocidade da memória. A opção de E/S a 16 MHz é guardada, mas o BIOS não a aplica. A conservação das opções de shadow, EMS e unidade B ainda está por verificar.

O Customer Test verifica memória, relógio, controladores e periféricos. O módulo U_MGR da cópia preservada bloqueia; a investigação ainda tem de distinguir danos no disco de uma incompatibilidade de emulação.

Duas imagens LOW/HIGH de 64 KB são intercaladas byte a byte para formar 128 KB em E0000h–FFFFFh. A soma de verificação global de oito bits é zero. Os primeiros 24 KB contêm OVC 1.06.

Em F000:37C6 (endereço físico F37C6h), o Phoenix envia AEh ao 8042, aguarda OBF na porta 64h e exige 3Bh na porta 60h. O 8042 genérico limitava-se a ativar o teclado e deixava o BIOS em espera; o BluMach coloca na fila uma resposta 3Bh específica da máquina.

O seletor está em 68h, os dados e o estado em 6Ah, com um registo adicional em 6Ch. O Phoenix 1.14 verifica escritas 55h/AAh e espera que as leituras de 6Ah apliquem XOR 20h; com o seletor 00h, uma escrita não deve ficar retida. Um reinício a quente restaura 04h/04h/FFh.

O dispositivo HT113 provisório gere em exclusivo a memória convencional, a relocalização de 384 KB, a shadow RAM e a EMS. Com o bit 2 de CR0 a zero, os 384 KB ocultos pela área de memória superior são relocalizados acima de 1 MB. O BIOS 1.14 não contém o teste RAM-REMAPPING 60000h/80000h do PCS 286; esse alias e o remapeamento AT genérico foram removidos porque se sobrepunham aos mapas de memória do controlador.

CMOS Phoenix de 128 bytes. O BIOS 1.14 codifica o vídeo interno 80x25 com os bits de vídeo 00h em CMOS 14h e 20h em CMOS 1Ch; o externo 80x25 usa 20h em 14h e 00h em 1Ch. O 80387SX atualiza o bit 1 de 14h e cada alteração exige recalcular o checksum 10h–2Dh.

O OVC 1.06 está incorporado no BIOS do sistema e controla a PVGA1A integrada de 256 KB; por isso, o dispositivo não monta uma ROM Paradise externa em C0000h.

Emulação parcial utilizável: POST do BIOS 1.14 e arranque do MS-DOS com 1, 2, 4 e 8 MB; Built-In Setup, vídeo interno PVGA1A/OVC 1.06, teclado, CMOS/RTC, unidade de disquetes e diagnósticos do 80387SX opcional. O autoteste IOC02 é concluído. Uma sonda instrumentada à entrada do reset do 8042 confirma que CRI, MAR, CR0–CR4 e os MR sobrevivem ao reinício a quente, enquanto o reset físico restaura os valores iniciais.

Estado: parcial e arrancável, sem exatidão ciclo a ciclo. A instalação, a persistência e o segundo arranque IDE continuam por validar. Não são públicas a ficha técnica exata do HT101SX/HT113 nem a ROM original do M5L8042; a atribuição dos registos e o protocolo de teclado são por isso modelos funcionais derivados do BIOS. Falta validar a ligação paridade/NMI do GC102-PC, o reinício a quente do HT113 físico e a paginação EMS. Ainda não foi realizada uma campanha ampla de compatibilidade de software. O módulo U_MGR preservado bloqueia, mas o histórico do disco e a deteção DOS/Barrotes_1310 impedem atribuir o resultado ao emulador. O modo de bloqueio do teclado por palavra-passe não é emulado e a velocidade de repetição do teclado segue a do computador anfitrião.