Olivetti PCS 386SX

Intel 80386SX à 16 MHz sans état d’attente et avec un bus de données externe de 16 bits ; Intel 80387SX à 16 MHz en option.

1 Mo en standard, extensible à 8 Mo sur la carte mère et à 16 Mo dans le système ; le BIOS teste la mémoire de base et la mémoire étendue et enregistre la configuration dans un CMOS de 128 octets.

Paradise PVGA1A intégrée avec 256 Ko ; le micrologiciel vidéo OVC 1.06 est incorporé au jeu de BIOS connu.

IDE/ATA intégré. Les configurations commerciales utilisent deux lecteurs de 1,44 Mo, ou un lecteur avec un disque dur de 20, 40 ou 100 Mo. La brochure ne précise pas les modèles de disques.

Population physique confirmée : ensemble Headland HT101SX + HT113 + GC102-PC à trois circuits. BluMach les modélise comme trois dispositifs séparés et ne réutilise plus en interne le cœur HT18/HT21.

La fiche technique exacte HT101SX/HT113 reste introuvable. La carte et deux familles de BIOS indépendantes établissent l’interface mémoire, shadow et EMS du 80386SX. BluMach attribue au HT113 le contrôleur mémoire visible par le firmware, conserve le HT101SX comme boîtier contrôleur système et modélise le GC102-PC comme tampon de données transparent ; cette répartition est explicite et pourra être remplacée si une documentation primaire ou des traces matérielles démontrent autre chose.

Le BIOS Phoenix 1.14 du PCS 386SX et un autre BIOS conservé pour le HT101SX programment tous deux 1ECh–1EFh : données de mappage EMS, index de configuration, adresse de mappage EMS et données de configuration. Aucun n’accède au port A20 rapide 92h ; le chipset dédié ne l’installe donc pas.

TI TL16C451FN : un UART compatible TL16C450 et une interface d’imprimante Centronics bidirectionnelle. BluMach modélise directement cette décomposition documentée et retire l’approximation PC87310, étrangère à la carte.

Western Digital WD37C65CJM, représenté par le cœur FDC compatible AT de type uPD765 de BluMach, sous l’identité du composant réel.

BIOS 1.14 avec OVC 1.06 intégré.

L'Extended Setup (F1–F10) enregistre en CMOS l'horloge, le disque dur (12h), les lecteurs A et B (10h), la vidéo (14h/1Ch), la shadow RAM (aucune, BIOS, VGA ou les deux), la vitesse du test de RAM, la répartition entre mémoire étendue et EMS, les fréquences RAM/E-S/coprocesseur (16/8/16, 16/16/16 ou 8/8/8 MHz), la répétition du clavier, le mot de passe et la langue du clavier. Vérifié dans BluMach : la fréquence est conservée et le mode 8/8/8 ralentit la mémoire de façon approchée. Le choix d'E/S à 16 MHz est enregistré, mais le BIOS ne l'applique pas. La conservation des réglages shadow, EMS et lecteur B reste à vérifier.

Le Customer Test vérifie la mémoire, l’horloge, les contrôleurs et les périphériques. Le module U_MGR de la copie conservée se bloque ; l’enquête doit encore distinguer un dommage du disque d’une incompatibilité d’émulation.

Deux images LOW/HIGH de 64 Ko sont entrelacées octet par octet pour former 128 Ko à E0000h–FFFFFh. La somme de contrôle globale sur huit bits est nulle. Les 24 premiers Ko contiennent OVC 1.06.

À F000:37C6 (adresse physique F37C6h), Phoenix envoie AEh au 8042, attend OBF sur 64h et exige 3Bh sur 60h. Le 8042 générique se contentait d’activer le clavier et laissait le BIOS en attente ; BluMach place dans la file une réponse 3Bh propre à la machine.

Le sélecteur se trouve à 68h, les données et l’état à 6Ah, avec un registre supplémentaire à 6Ch. Phoenix 1.14 vérifie les écritures 55h/AAh et attend que les lectures de 6Ah appliquent XOR 20h ; avec le sélecteur 00h, une écriture ne doit pas être mémorisée. Un redémarrage à chaud restaure 04h/04h/FFh.

Le dispositif HT113 provisoire gère exclusivement la mémoire conventionnelle, la relocalisation de 384 Ko, la RAM shadow et l’EMS. Lorsque le bit 2 de CR0 est à zéro, les 384 Ko masqués par la zone de mémoire supérieure sont relocalisés au-delà de 1 Mo. Le BIOS 1.14 ne contient pas le test RAM-REMAPPING 60000h/80000h du PCS 286 ; cet alias et le remappage AT générique ont été retirés, car ils chevauchaient le mappage mémoire du contrôleur.

CMOS Phoenix de 128 octets. Le BIOS 1.14 code la vidéo interne 80x25 avec les bits vidéo 00h dans CMOS 14h et 20h dans CMOS 1Ch ; le mode externe 80x25 emploie 20h dans 14h et 00h dans 1Ch. Le 80387SX modifie le bit 1 de 14h et chaque changement impose de recalculer la somme 10h–2Dh.

OVC 1.06 est intégré au BIOS système et pilote la PVGA1A de 256 Ko de la carte ; le composant ne monte donc pas de ROM Paradise externe à C0000h.

Émulation partielle utilisable : POST du BIOS 1.14 et démarrage de MS-DOS avec 1, 2, 4 et 8 Mo ; Built-In Setup, vidéo interne PVGA1A/OVC 1.06, clavier, CMOS/RTC, lecteur de disquettes et diagnostics du 80387SX optionnel. L’autotest IOC02 réussit. Une sonde instrumentée à l’entrée de réinitialisation du 8042 confirme que CRI, MAR, CR0–CR4 et les MR survivent au redémarrage à chaud, tandis qu’une réinitialisation matérielle restaure les valeurs de démarrage.

État : partiel et amorçable, sans exactitude cycle par cycle. L’installation, la persistance et le second démarrage IDE restent à valider. La fiche exacte HT101SX/HT113 et la ROM originale du M5L8042 ne sont pas publiques ; la répartition des registres et le protocole clavier sont donc des modèles fonctionnels dérivés du BIOS. Le câblage parité/NMI du GC102-PC, le redémarrage à chaud du HT113 physique et la pagination EMS restent à valider. La compatibilité logicielle générale n’a pas encore fait l’objet d’une campagne étendue. Le module U_MGR conservé se bloque, mais l’historique du disque et la détection DOS/Barrotes_1310 empêchent de conclure à une défaillance de l’émulateur. Le mode de verrouillage du clavier par mot de passe n'est pas émulé et la vitesse de répétition du clavier suit celle de l'ordinateur hôte.